

**Ύλη Προόδου στα «Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα»  
Μάιος 2018**

<b>Τίτλος</b>	<b>Βιβλίο/ Σημειώσεις</b>	<b>Κεφάλαιο</b>
BJT ως διακόπτης, μεταβατικά φαινόμενα	S/S-3-Μτφ	4.12, 4.13, 4.14, 14.1
Ψηφιακοί διακόπτες, Λογικά κυκλώματα με BJT, πύλες TTL	S/S-3-Μτφ	14.2, 14.3
Χαρακτηριστική πυλών TTL, TTL με βελτιωμένες επιδόσεις	S/S-3-Μτφ	14.4, 14.5
NMOS Inverter: Δυναμική απόκριση λογικών πυλών	RJ-5	6.3
Αλγεβρα Boole	RJ-5	6.4
Λογικός σχεδιασμός NMOS	RJ-5	6.5
Τρανζίστορ ως εναλλακτική επιλογή της αντίστασης φορτίου	RJ-5	6.6
Περίληψη και Συγκριση	RJ-5	6.7
Πύλες NAND και NOR με NMOS	RJ-5	6.9
Σχεδίαση σύνθετης λογικής	RJ-5	6.10
Κατανάλωση ισχύος	RJ-5	6.11
Δυναμική συμπεριφορά λογικών πυλών MOS	RJ-5	6.12
Τεχνολογία αναστροφέα CMOS	RJ-5	7.1
Στατικά χαρακτηριστικά αναστροφέα CMOS	RJ-5	7.2
Δυναμική συμπεριφορά αναστροφέα CMOS	RJ-5	7.3.1, 7.3.2, 7.3.3
Κατανάλωση Ισχύος	RJ-5	7.4.1, 7.4.2
Πύλες CMOS NOR και NAND	RJ-5 S/S-5	7.5 10.3
Σχεδίαση σύνθετων πυλών στη λογική CMOS	RJ-5	7.6
Latches και Flip-flops	Διάλεξη: “Ακολουθιακά-Μανδαλωτές - Flip-Flop( στο site) H/J S/S-5th	8.0, 8.1, 8.2, 8.3, 8.4, 8.5 11.1
Απαριθμητές	Διάλεξη: Απαριθμητές (στο site) Διάλεξη 08 Σημειώσεις για απαριθμητές (στο site)	

Συντμήσεις: S/S-3-Μτφ= Sedra- Smith 3<sup>η</sup> Έκδοση, Μετάφραση-Εκδ. Παπασωτηρίου  
 RJ-5 = Richard Jaeger 5<sup>η</sup> Έκδοση, Μετάφραση- Εκδ. Τζιόλα  
 S/S-5th =Sedra-Smith 5<sup>th</sup> Edition, (αγγλικά)