



1) Μεταβολή της τάσης πύλης V_{GS} ενός

JFET με ταυτόχρονη εφαρμογή
μικρών τιμών της τάσης V_{DS}





Τρανζίστορ
Ένωσης Επίδρασης
Πεδίου
 $V_{DS}(t)$

Περιοχή
Αποχύμνωσης
Φορτίων
 $V_{GS} = 0$




Εάν η εισροή είναι γειωμένη και εφαρμόζεται μία μικρή τάση στην εκροή (θετική τάση) τότε ένα μικρό ρεύμα I_D διαρρέει το JFET από την εκροή στην εισροή. Στις δύο πύλες εφαρμόζεται τάση 0 V δηλαδή $V_{GS} = 0$.

The n-channel of the JFET λειτουργεί ως αντιστάση και η μεταβολή του I_D με το V_{DS} για μικρές τιμές της V_{DS} είναι προσεχιστικά γραμμική.



Εάν εφαρμόσουμε μια αρνητική τάση στις πύλες του n-channel JFET οι δύο επαφές p^+ είναι ανάστροφα πόλωμένες. Το εύρος της περιοχής απογύμνωσης φορτίου μεγαλώνει και η αντίσταση του αγωγικού διαύλου αυξάνει. Για μεγαλύτερη αρνητική τάση το εύρος της περιοχής απογύμνωσης φορτίου μεγαλώνει περαιτέρω έως ότου καταλάβει όλη την περιοχή του αγωγικού διαύλου μεταξύ των δύο p^+ περιοχών. Αυτή η κατάσταση ονομάζεται αποκοπή ή στραγγαλισμός.



Το ρεύμα I_D στο σημείο αποκοπής είναι ουσιαστικά μηδέν καθώς η περιοχή απογύμνωσης φορτίου απομονώνει την είσοδο από την έξοδο.



2) Σταθερή τάση πύλης $V_{GS} = 0$

(3)

και Μεταβολή της V_{DS} .

Καθώς η τάση εκροής-εισορής αυξάνει γίνεται θετική. Τότε η επαφή p+ πύλης και αγωγίου διαύλου είναι αντίστροφα πολωμένη κοντά στην εκροή και ως συνέπεια αυξάνει το εύρος της περιοχής απογύμνωσης φορτίου



$V_{DS} = 0$ στην εισροή και $V_{DS}(+)$ στην εκροή




Στο παραπάνω σχήμα $V_{GS} = 0$ και η $V_{DS}(+)$ παίρνει μικρές θετικές τιμές.

Μεγαλύτερη αύξηση της $V_{DS}(+)$ οδηγεί σε αύξηση της αντίστασης καθώς η αντίσταση του αγωγίου διαύλου αυξάνει από την εισροή στην εκροή γιατί το εύρος της περιοχής απογύμνωσης φορτίου αυξάνει

ασύμμετρα ή σταδιακά από την εισροή



Σε αυτή την περίπτωση η αντίσταση αυξάνει κατά μήκος του αγωγικού διαύλου από την εισροή στην εκροή καθώς το ρεύμα I_D εισροής-εκροής παραμένει σταθερό και η τάση κατά μήκος του αγωγικού διαύλου εξαρτάται από την απόσταση. Καθώς η τάση V_{DS} αυξάνει περισσότερο ο αγωγικός δίαυλος αποκόπτεται στην περιοχή της εκροής. Περαιτέρω αύξηση της τάσης V_{DS} δεν προκαλεί αύξηση του ρεύματος I_D . Η τάση V_{DS} στο σημείο αποκοπής ονομάζεται τάση κόρου ή κορεσμού.



Η τάση $V_{DS}(\text{κόρου}) = V_p$ (τάση αποκοπής)


Για V_p το ρεύμα I_D οφείλει να είναι μηδέν αλλά πρακτικά ένα μικρό κανάλι εξακολουθεί να υπάρχει και ένα υψηλής πυκνότητας ηλεκτρικό ρεύμα διαρρέει τον αγωγικό δίαυλο. Το ρεύμα αυτό είναι το ρεύμα κόρου και συμβολίζεται I_{DSS} (drain-source-saturation). Το I_{DSS} είναι το μέγιστο ρεύμα εκροής (maximum drain current).


Το JFET είναι μία ηλεκτρονική διάταξη τριών ακροδεκτών. Αν και υπάρχουν δύο πύλες επειδή συνδέονται μεταξύ τους ενεργούν ως μία πύλη. Οι άλλοι δύο ακροδέκτες είναι η εισροή και η εκροή. Το JFET είναι συμμετρική ηλεκτρονική διάταξη. Η λειτουργία ενός JFET ελέγχεται από δύο τάσεις την V_{DS} και την V_{GS} . Μελετάμε την επίδραση κάθε τάσης ξεχωριστά και μετά τον συνδυασμό τους για την εξαγωγή των χαρακτηριστικών λειτουργίας ενός JFET. Θεωρούμε ότι η κατανομή των προσμείξεων δοτών και δεκτών είναι ομογενής συνεπώς η πτώση τάσης ή η μεταβολή της τάσης στον αγωγό είναι γραμμική.

The transconductance for the junction field effect transistor is given by

$$g_m = \frac{2 I_{DSS}}{|V_p|} \left(1 - \frac{V_{GS}}{V_p} \right)$$

where V_p is the pinch-off voltage and I_{DSS} is the maximum drain current.





Εάν εφαρμοστεί τάση V_{GS} μεταξύ της πύλης και της εισόδου η τάση V_{GS} δημιουργεί περιοχές αποβλήτων φορτίου αλλά σε μικρότερες τιμές της V_{DS} .